Lanius

Ⅰ. 本期重点精读

01 / 量化神经网络 · 权重自修复

A Radiation-Hardened, Fault-Aware Quantized Neural Network That Self-Heals

arXiv:2610.27621 · 2026-10-20 · 预印本

在辐照环境中，量化神经网络的持久内存权重会因粒子翻转持续退化。作者在 Fault-Aware Training 中加入对齐惩罚，把未损坏权重与激活压到低秩子空间，再用幸存坐标重建被标记的损坏权重，修复在商用 COTS 硬件上运行且不存副本。六个回归基准上，固定检查点只开修复使超额积分再降约 23 %；在 +5 % 和 +50 % RMSE 退化下，清洗间隔分别延长 2.04 倍和 1.96 倍。

权重翻转实验中，把被标记的损坏坐标与未损坏的权重分开记录，用幸存权重重建损坏位置，再比较修复前后的精度、可容忍翻转数和定期清洗的间隔。固定同一个容错训练得到的检查点，只切换运行时修复，就能把运行时重建的作用与训练阶段已有的容错分开。

02 / 双核锁步 · 分级复位

An Ibex RISC-V Dual-Core Lockstep SoC with Integrated Watchdog, Error Management and Reset Control

Zenodo (CERN European Organization for Nuclear Research) · 2026-10-20 · DOI: 10.5281/zenodo.23491064

在辐射、电源噪声和电磁干扰引起的瞬态故障下，汽车电子控制单元中的嵌入式处理器需要继续正确通信。作者用两个相同的 Ibex RV32IMC 核延迟锁步执行同一程序，在运行时检测任一核的瞬态故障；检测到后先由复位控制器复位 UART 外设，阻止损坏数据发出，若处理器仍未恢复，看门狗超时再复位 RISC-V 核。错误收集单元记录每次故障并把系统分为 OK、Warning、Critical 和 Safe 四态。设计在 Xilinx Vivado 中用 RTL 仿真和指令级故障注入验证。新意是把锁步检测、外设隔离、看门狗和分级复位组合成一个开源低成本 SoC 平台，评价重点是故障后数据能否正确传出。

SoC 故障注入时，按故障落在哪个核、UART 是否收到损坏数据、实际触发的是外设复位还是整核复位，以及系统最后处于哪个状态来分类记录。把先隔离外设再复位核与直接复位核放在同一组故障下比较，看分级恢复是否保住了传出的数据。

03 / 星载 NOR Flash · TID 健康管理

FPGA-DSP Tightly Coupled PHM Architecture with Radiation-Tolerant Mechanisms for Spaceborne NOR Flash

Electronics · 2026-10-20 · DOI: 10.3390/electronics15204837

商业航天中的工业级 NOR Flash 同时面临总电离剂量（TID）渐进退化与单粒子效应。作者用 DSP 与 Flash FPGA 构成紧耦合健康管理闭环：时域以滑动窗口最小二乘预测剩余寿命，空域以最小误差替换做磨损均衡，再协同调度自适应刷新、双模 Reed-Solomon 编码、备份预切换和 eFuse 隔离。⁶⁰Co γ射线在 1 rad(Si)/s 下的 TID 实验中，方案失效总剂量 24.7 krad，未防护基线 12.3 krad，比两个单域组的加和估计多 4.9 krad，完整决策环低于 60 μs。

总剂量加固评估中保留未防护、单域和双域协同三组，记录各组的失效总剂量和完整决策循环的耗时；把剩余寿命预测与磨损均衡分开评价，再比较融合后的刷新和编码调度，能看出协同增益来自哪一环。

Ⅲ. 其他值得跟踪的前沿

01 / 交叉阵列 · 容错协同设计

XBTorch: A unified framework for modeling and co-design of crossbar-based deep learning accelerators

APL Machine Learning · 2026-10-19 · DOI: 10.1063/5.0320632

对用于深度学习的新兴存储交叉阵列，器件级建模、跨层协同设计和推理时容错需要在同一流程里比较。作者发布 XBTorch，一个与 PyTorch 集成的仿真框架，为这些环节提供统一接口；框架与具体存储技术解耦，示例用铁电场效应晶体管模型，也支持阻变存储器和用户自定义器件模型。工作重点是把硬件感知训练和推理阶段放进同一个可复现接口。对阻变存储器存内计算（RRAM-CIM）研究，这提供了在同一接口中替换器件模型、检查推理时容错影响的路径。