Ⅰ. 本期重点精读
01 / COTS SoC · 快中子板级退化
Board-level reliability degradation of a cyclone V SoC development board under fast-neutron irradiation
Radiation effects and defects in solids · 2026-08-29 · DOI: 10.1080/10420150.2026.2724344
快中子辐照下Cyclone V SoC开发板的板级可靠性，通过Quartus配置检查、Verilog-HDL功能诊断、边界扫描、通信接口测试和电源轨测量来评估。EG-5 campaign出现反复关机恢复；约4小时IREN暴露后HPS_DDR3、UART-USB、USB-Blaster II/JTAG、以太网、稳压网络和外电受损。更换三个LDO（U4/U5 1.5 V，U14 1.8 V）恢复了稳压输出，但JTAG枚举、TDO/IDCODE和边界扫描仍不可用，呈现电源可恢复而配置诊断访问永久丢失的混合失效模式。该工作把板级电源完整性与配置/诊断通路分开判定，对COTS SoC辐射鉴定有直接价值。
后续板级试验可分别记录电源轨、通信接口和JTAG枚举，把非JTAG诊断路径作为冗余判据，并优先评估辐射耐受稳压器。
02 / Zynq SoC · SEU锁死缓解
Migration of Belle II TOP Feature Extraction from the Zynq Processing System to PCIe40 Readout PCs
arXiv:2608.27814 · 2026-08-28 · 预印本
Belle II TOP探测器前端Zynq SoC在辐射环境中频繁发生单粒子翻转，导致嵌入式处理系统锁死并中断数据采集。作者把波形特征提取从探测器上的Zynq PS移到探测器外的PCIe40读出PC执行，使事件数据路径绕过PS，在辐射环境外完成特征提取。迁移后SEU引起的PS锁死不再出现在事件数据路径中，TOP前端和数据采集系统在高亮度、高本底下稳定运行；最终固件补丁后典型TOP死时间从约1%降至接近零，并在L1触发率30 kHz、每根MCP-PMT约5 MHz击中率下稳定运行。
把波形特征提取这类易受单粒子翻转锁死的处理功能移到辐照区外的读出端执行，让事件数据路径绕过嵌入式处理系统；评估时同时看死时间、触发率和探测器击中率是否稳定。
03 / SoC互连 · 事务级故障检测
Scalable AXI4 Transaction Monitoring for Mixed-Criticality SoCs: From Phase-Level Precision to ID-Level Efficiency
arXiv:2608.30435 · 2026-08-31 · 预印本
AXI4片上互连缺少协议级超时机制，可配置硬件IP被设计用于在运行时检测协议违规和时序故障，并通过截断-排空隔离恢复互连活性。PLT提供周期精确的逐协议阶段定位；CLT把阶段监视合并到通道级，面积比PLT降36.7%且最坏检测边界基本保持；ILT只监视每ID事务边界，面积降89.2%，但中位检测延迟高3.7倍、故障定位更粗。在GlobalFoundries 12 nm综合，RISC-V SoC上120万场景故障注入中，没有表现为AXI4协议或活性违规的故障逃逸，检测延迟符合理论最坏边界。
故障注入场景可覆盖协议违规与活性违规两类判据，评价指标同时记录检测延迟、面积开销和故障定位粒度。
Ⅱ. 计算平台与软错误
01 / AI加速器 · 静默推理错误
Hardware-Accelerated Instance Segmentation for Resource-Constrained Space Robotics with Criticality Analysis
arXiv:2609.02219 · 2026-09-02 · 预印本
月面微型巡视器的实例分割在严格计算约束下，联合处理量化标定和辐射致静默推理错误。AVIS用激活方差统计无标签地确定性选择标定样本；YOLO分割模型部署到深度学习处理器单元（DPU），通过架构修改减少CPU回退路径，实现静态编译和低光下有界延迟。软件级criticality分析估计故障暴露并指导缓解。在月面微型巡视器平台上，AVIS加偏置校正恢复69.8%的量化精度损失，推理延迟309 ms、功耗5.7 W；定向缓解使全局criticality降低31.7%。
部署空间AI推理模型时，先用软件级关键性分析找出对故障最敏感的层或操作，再在延迟和功耗约束下比较定向缓解前后故障暴露的变化。
Ⅲ. 其他值得跟踪的前沿
01 / CIM chiplet · LLM推理
CHIPSMORE: Compute-in-Interconnect and -Memory Chiplets for Multi-Mode Multi-Request LLM Inference Acceleration
arXiv:2608.30509 · 2026-08-31 · 预印本
LLM推理在适配模式、上下文长度和并发请求间存在波动，CHIPSMORE将计算放入互连和内存的chiplet。它用RRAM模拟存内计算和SRAM数字存内计算组成异构处理单元，通过可编程PE间计算网络连接；KV存储按负载在路由器暂存、SRAM-DCIM和eDRAM间分层分配，支持长上下文和批处理。非复制多请求流水利用请求级并行而不复制预训练权重，状态感知资源重配置保留运行时状态并关断空闲资源。周期精确软硬件协同仿真显示，在Mistral-7B推理上相对Nvidia H100吞吐最高2.38倍、能效27倍，并消除多请求服务的权重复制。
设计多请求大模型推理加速器时，可让KV缓存按上下文长度和批量在片上不同存储层间动态分配，并让多个请求共享同一份权重、只并行执行请求；比较不同负载下的吞吐和能效，检查是否避免权重复制。
02 / MTJ存内计算 · 软错误吸收
FALCON: Fault-Tolerant Magnetic Tunnel Junction-Based In-Memory Stochastic Architecture for Reliability-Critical Edge AI Applications
arXiv:2609.00701 · 2026-09-01 · 预印本
传统二进制基MTJ存内计算对工艺变化、工作裕度和热噪声敏感，FALCON将随机计算引入MTJ存内算术。数值被编码成均匀比特流，使局部软错误在统计上被吸收，并用紧凑逻辑原语在存储阵列内执行算术；确定性比特映射和可重构逻辑存内结构避免把数据搬到外部处理器或使用面积功耗大的随机数发生器。14 nm FinFET工艺验证显示，在激进电压缩放、严重工艺变化和最高30%噪声注入下功能正确；形态学闭运算作为噪声容忍图像处理案例。
评估存内计算算术的软错误容忍时，可逐步提高噪声注入水平或电压缩放程度，检查功能是否正确；实现时用确定性比特映射生成随机计算所需的比特流，避免依赖外部随机数发生器。
03 / CIM读出电路 · 自校准
A three-stage pipeline readout circuit with on-chip self-calibration for computing-in-memory
DOAJ (DOAJ: Directory of Open Access Journals) · 2026-09-01
面向存内计算，高精度三级流水读出电路的设计目标是在模拟计算中补偿精度误差并提高吞吐。电流减法误差校准用负反馈和电容存储补偿电流镜失配，保证旁路电流准确；电阻变化校准用ADC辅助失调检测抑制电流-电压转换非线性；三级流水并行处理提高计算吞吐。55 nm工艺仿真中，相邻列电流减法精度比无校准提高58.3%，读出吞吐达到1908 GOPS。在8位权重输入、8位输出量化下，MNIST、CIFAR-10和ImageNet推理精度分别提高7.6%、6.6%和8.9%。
校准CIM读出电路时，把电流镜失配和电流-电压转换非线性分开处理，比较校准前后相邻列电流减法的精度；再到数据集推理上检查精度是否随之改善。
04 / RRAM变异性 · kMC建模
Variability in Al2O3-based resistive memories: A kinetic Monte Carlo approach
Materials Today Communications · 2026-09-01 · DOI: 10.1016/j.mtcomm.2026.116211
TiN/Ti/Al2O3/W叠层RRAM的阻变和变异性通过动力学蒙特卡洛模型分析。模型描述氧空位产生与复合驱动导电细丝形成和断裂，并耦合电场、焦耳热和稳态热传导；用斜坡电压应力实验数据校准，在高阻态用Poole-Frenkel导电、低阻态用欧姆导电，复现forming、set、reset的I-V特性。校准后的模型研究set/reset循环间变异性，结合数值提取的开关电压和电流，用变异系数和累积分布函数等一维/二维统计描述符分析。reset电压对导电细丝内氧空位密度呈非单调依赖，原因是细丝连通性和焦耳热变化。
研究RRAM变异性时，可把氧空位产生与复合、细丝连通性及局部焦耳热放在同一动力学蒙特卡洛模型中，用forming、set、reset的电流-电压实验校准，再用开关电压和电流的变异系数与累积分布比较循环间波动。